Digital Logic

SOP & POS

Bentuk Persamaan Boolean

Algebra Boolean adalah gabungan pemboleh ubah dan operator.

Satu atau lebih daripada satu input menghasilkan output dalam range 0 atau 1 sahaja.Komplemen pemboleh ubah ditunjukkan bagai 1 bar di atas huruf tersebut.

2cara dapat menunjukkan persamaan Boolean:

a)”Sum-of-products”(SOP):

-Gabungan nilai input yang menghasilkan 1 akan tukar menjadi pemboleh ubah yang sama.

-Letak ANDed bersama-sama,seterusnya ORed dengan kombinasi pemboleh ubah dalam output yang sama.

-SOP dapat memperolehi daripada jadual kebenaran(truth table).

Contoh 1(SOP):

F=A(BC’+A’B)

  =ABC’+AA’B

  =ABC’+0B

  =ABC’

Membina Jadual Kebenaran(truth table):

Ungkapan SOP: F=(ABC’)+(AA’B)

-Caranya dapat dibuat secara terbalik.Anda dapat mencari ungkapan SOP dari jadual kebenaran atau membina jadual kebenaran daripada ungkapan.

Contoh 2(SOP):

F=(A+B)(A+C)(A’+C)

  =(AA+AC+AB+BC)(A’+C)

  =AAA’+AA’C+AA’B+A’BC+AAC+ACC+ABC+BCC

  =AA’+0C+0B+A’BC+AC+AC+ABC+BC

  =0+A’BC+ABC+AC+AC+BC

  =0+0+AC+BC

  =AC+BC

Jadual Kebenaran(Truth Table):

Ungkapan SOP: F=(AAA’)+(AA’C)+(AA’B)+(A’BC)+(AAC)+(ACC)+(ABC)+(BCC)

b)”Product-of-sum”(POS):

-Kombinasi input yang menghasilkan 0 dalam jumlah(pemboleh ubah ORed)adalah ANDed bersama-sama.

-Menukar nilai input yang menghasilkan 0 menjadi pemboleh ubah yang sama,iaitu ORed;pemboleh ubah ,ANDed dengan bentuk ORed yang lain.

-Gunakan apabila lebih banyak 1 dihasilkan.

Contoh 1(POS):

F= (A+B+C) (A+B’+C’) (A’+B’+C) (A+B’+C)

  =B’C+AB’+AC(pemudahan dapat dibuat dengan mengunakan cara Karnaugh Map)

Jadual Kebenaran(Truth Table):

Karnaugh Map:

(cara menggunakan Karnaugh Map dapat dicari dari tajuk”Karnaugh Map”yang dibuat daripada kawan saya)

Ungkapan POS: F= (A+B+C) (A+B’+C’) (A’+B’+C) (A+B’+C)

-Caranya dapat dibuat secara terbalik.Anda dapat mencari ungkapan POS dari jadual kebenaran atau membina jadual kebenaran daripada ungkapan.

Contoh 2(POS):

F=(A'+B'+C+D)(A+B+C'+D')(A'+B+C+D')(A'+B+C'+D)

Jadual Kebenaran(Truth Table):

Ungkapan POS:F=(A'+B'+C+D)(A+B+C'+D')(A'+B+C+D')(A'+B+C'+D)

by Wan Bing

_______________________________________________________________________________________________

Boolean Algebra

Syarat asas Boolean Algebra :

Absorption Law:

Buktikan bahawa: A(A+B)=A

                        A(A+B)

                     =AA+AB                            (AA=A)è  idempotent law

                     =A+AB    

                     =A(1+B)                             (1+B=1)è  zero and one law

                     =A(1)

                     =A                                      (terbukti)

Buktikan bahawa: A+A.B=A

                  

A+A.B

                  =A(1+1.B)

                  =A(1+B)                                 (1+B=1)è  zero and one law

                  =A(1)

                  =A                                          (terbukti)

Buktikan bahawa: A+A’B=A+B

                  

 A+A’B

                  =A(A+B)+A’B                         [A(A+B)=AA+AB]èdistributive law

                  =(AA+AB)+A’B

                  =AA+AB+A’B                         (AA=A)è  idempotent law

                  =A+AB+A’B                           

                  =A+B(A+A’)                            (A+A’=1)è         inverse law

                  =A+B(1)

                  =A+B                                       (terbukti)

Distributive Law:

Terbalik buktikan bahawa: (A+B).(A+C)=A+BC

                  

(A+B).(A+C)

                  =AA+AC+AB+BC                   (AA=A)è  idempotent law

                  =A+AC+AB+BC

                  =A(1+C)+AB+BC                    (1+C=1)è  zero and one law

                  =A(1)+AB+BC

                  =A(1+B)+BC                            (1+B=1)è  zero and one law

                  =A(1)+BC

                  =A+BC                                     (terbukti)

De Morgan's Law:

by Fong

_______________________________________________________________________________________________

Karnaugh map

PETA KARNAUGH

Peraturan untuk membulatkan 1’s:

1)Bulatkan hanya 1’s

2)Tidak boleh bulatkan 1’s dalam bentuk pepenjuru

3)Bulat 1’s dalam bilangan kuasa 2 seperti 2^n=1,2,4,8,16…
   n=0,1,2,3,4,...

4)Bulatkan dengan sebesar mungkin

5)semua 1s mesti tergolong dalam kumpulan

Dengan menggunakan lajurX untuk mengisi maklumat ke dalam peta Karnaugh

F B A N is 1

F' B' A' N' is 0

by Kerrlyn

_______________________________________________________________________________________________

Logic Circuit (Universal Gates)

Logic gates

-Gates adalah litar elektronik yang menghasilkan isyarat output yang mudah.

-Gates asas yang digunakan dalam logik digital adalah AND gate,

OR gate, NOT gate, NAND gate, NOR gate, dan XOR gate.

-Setiap gates boleh ditakrifkan dalam tiga cara iaitu simbol grafik, algebraic expressions dan truth table.

-Setiap gates ada satu input atau dua input dan satu output.

-Semua gates kecuali NOT gate boleh mempunyai lebih dua input.

Gambar rajah di atas adalah basic logic gates.

-Untuk truth table, nilai kebenaran BENAR ditulis sebagai 1, dan SALAH ditulis sebagai 0.

Contoh 1-Buat satu truth table untuk combinational circuits(OR gate dan NOT gate) yang di bawah:

 

Truth table:

::x dan y adalah input.(x+y) adalah output untuk OR gate manakala (x+y)’ adalah output untuk OR dan NOT gate.

 

Contoh 2-Lukis a logic circuit untuk A + BC + D.

Universal Gates

Gates boleh digunakan untuk melaksanakan apa-apa gates iaitu AND gate,OR gate dan NOT gate atau mana-mana kombinasi gates adalah dipanggil universal gates.NAND dan NOR adalah contoh universal gates.

NAND Gate

-NAND Gate adalah logic gate yang menghasilkan output yang salah sahaja kalau semua inputs adalah betul.

Graphical symbol untuk NAND gate

Truth table untuk NAND gate

-A dan B adalah input.A NAND B adalah output.

-A NAND B maksud ialah A darab B dan jawapannya berbalik.

NOR Gate

-NOR gate adalah logic gate yang akan menghasilkan output yang tinggi

jika kedua-dua input adalah rendah manakala logic gate akan menghasilkan output yang rendah jika satu atau kedua-dua input menjadi tinggi.

Graphical symbol untuk NOR Gate

Truth table untuk NOR Gate

-A dan B adalah input.A NOR B adalah output.

-A NOR B maksud adalah A tambah B dan jawapannya berbalik.

Contoh:Lukis half-adder cuma guna NOR gate.

 

by Jian Tung

____________________________________________________________________________

Multiplexor & Decoder

Pemultipleks (Multiplexer)

Pemultipleks (multiplexer) atau pemilih data (data selector) singkatan sebagai MUX terdiri daripada kumpulan input data (data inputs) dan kumpulan input kawalan (control inputs). Input kawalan digunakan untuk memilih satu data input dengan tepat yang akan menjadi output. Input kawalan juga dirujuk sebagai garisan pemilihan (selection lines).

Bilangan input kawalan berhubung  secara langsung dengan bilangan data input maksimum yang boleh dipilih. Satu MUX dengan input kawalan bilangan n yang boleh dipilih paling maksimum 2n data input.

Apabila n = 2, data input yang boleh dipilih adalah 2² = 4. Apabila n = 3, data input yang boleh dipilih adalah 2³ = 8. 8 darab 1 (n = 3) MUX telah menggunakan tiga input kawalan untuk memilih tepat satu dari lapan data input untuk menjadi output. Tiga input kawalan dilabel sebagai A, B, dan C. 

A	B	C	Input
0	0	0	I0
0	0	1	I1
0	1	0	I2
0	1	1	I3
1	0	0	I4
1	0	1	I5
1	1	0	I6
1	1	1	I7

Z   =  A’B’C’(I₀)  +  A’B’C(I₁)  +  A’BC’(I₂)  +  A’BC(I₃)  +  AB’C’(I₄)  +  AB’C(I₅)  +  ABC’(I₆)  +  ABC(I₇)

Gambar 5.1 Contoh 8-to-1 MUX

Decoders

Penyahkod (decorder) ialah suatu kombinasi litar yang menukarkan informasi binari dari n input menjadi tepat satu output dengan maksimumnya 2ⁿ output.   

Bilangan maksimum output adalah  berhubung  secara langsung dengan bilangan input. Penyahkod with n inputs menyokong 2ⁿ output. Apabila n = 2, terdapat 2² = 4 output yang boleh dinyahkod. Apabila n = 3, terdapat 2³ = 8 output yang boleh dinyahkod. 

Contoh: Design satu 3 X 8 dekoder dengan mengguanakan truth table.  

Inputs			Outputs
A	B	C	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

Y₀ = A’B’C’           Y₁ = A’B’C            Y₂ = A’BC’            Y₃ = A’BC

Y₄ = AB’C’            Y₅ = AB’C              Y₆ = ABC’              Y₇ = ABC

Penyahkod menjana semua kemungkinan minterm daripada tiga pemboleh ubah input.

Tepat satu garis output jadi 1 bagi setiap kombinasi input pembolehubah.

Gambar di bawah merupakan blok diagram penyahkod jenis 3 X 8.

Gambar 5.1 Contoh 3-to-5 Penyahkod

Pemultipleks dan penyahkod adalah peranti yang berlainan.

Pemultipleks (MUX) merupakan peranti "banyak" kepada "sedikit". Sebagai contoh, 4:1 MUX memilih salah satu daripada empat isyarat input dan akan diserahkan kepada output.

Sebaliknya, penyahkod mengambil isyarat "sedikit " dan menjadikan output "banyak". Biasanya penyahkod digambarkan sebagai n: 2n. Sebagai contoh, 4 : 16 MUX membaca input 4 bit dan menafsirkan ini sebagai nombor binari. Barisan output yang sepadan bagi nombor ini ditambahkan.

Jadi, jika input adalah 0101(asas 2) = 5(perpuluhan), maka garisan output yang ke-5 adalah tinggi manakala semua output lain adalah rendah. 

by CSY